Samsung создала миниатюрные 3‑дневочные транзисторы с шагом 42 нм и 3D‑компоновкой.

Samsung открывает новую эру 3‑D логических чипов

Инженеры Samsung Electronics сделали шаг вперёд в миниатюризации микросхем, создав самый маленький в мире транзистор для 3‑D компоновки. Новое устройство, названное 3DSFET (трёхмерный многослойный полевой транзистор), было представлено на VLSI Symposium 2026 и демонстрирует шаг затвора 42 нм – рекорд, который опередил предыдущий отраслевой минимум в 48 нм.

Что изменилось?

1. Вертикальная компоновка
- Традиционные чипы растут по ширине: чем больше транзисторов, тем выше плотность, но изоляторы между ними становятся тоньше и начинают создавать помехи.
- Samsung применяет вертикальную структуру: транзисторы размещаются один над другим, а изолятор находится «между» слоями, не занимая дополнительного места на поверхности.

2. Многослойный канал
- Количество слоёв канала увеличено до 3 сверху и 3 снизу – максимальное число для современных 3‑D транзисторов.

3. Новые соединения
- Вместо «C‑образных» боковых проводов используется прямое вертикальное связывание через технологию RBC (RX Bounded Contact): узкие, глубокие отверстия с последующим заполнением изолятором и металлом без пустот.

4. Точная изоляция
- Введена технология Middle Dielectric Isolation (MDI) – прецизионный средний диэлектрический слой, разделяющий n‑ и p‑транзисторы.

Результаты

- Электрические характеристики для n‑FET и p‑FET находятся на высоком уровне.
- Параметры чипа демонстрируют хорошую однородность по всей пластине.

Samsung считает, что внедрение этой технологии может изменить правила проектирования чипов для систем искусственного интеллекта и высокопроизводительных вычислений: при удвоении количества транзисторов на той же площади энергоэффективность и производительность могут вырасти вдвое.

Что дальше?

Инженеры описали свою работу как «первый кирпич» – следующим шагом станет создание тестовых цепей, например SRAM‑блоков, для проверки полной 3‑D логики. Если эти испытания пройдут успешно, Samsung может вывести на рынок чипы с существенно большей плотностью и эффективностью, чем существующие решения.